Logika NMOS - NMOS logic
Logika półprzewodnikowa typu N wykorzystuje tranzystory polowe typu n (-) MOSFET ( tranzystory polowe typu metal-tlenek-półprzewodnik ) do implementacji bramek logicznych i innych obwodów cyfrowych . Te tranzystory nMOS działają poprzez tworzenie warstwy inwersji w korpusie tranzystora typu p . Ta warstwa inwersji, zwana kanałem n, może przewodzić elektrony między końcówkami „źródłowymi” i „drenażowymi” typu n . Kanał n jest tworzony przez przyłożenie napięcia do trzeciego zacisku, zwanego bramką. Podobnie jak inne tranzystory MOSFET, tranzystory nMOS mają cztery tryby działania: odcięcie (lub podprog), trioda, nasycenie (czasami nazywane aktywnym) i nasycenie prędkości.
Przegląd
MOS oznacza metal-oxide-semiconductor , co odzwierciedla sposób, w jaki tranzystory MOS były pierwotnie konstruowane, głównie przed latami 70., z bramkami z metalu, zazwyczaj aluminiowego. Jednak od około 1970 roku większość obwodów MOS używa samonastawnych bramek wykonanych z polikrystalicznego krzemu , technologii opracowanej po raz pierwszy przez Federico Faggina w Fairchild Semiconductor . Te krzemowe bramki są nadal używane w większości typów układów scalonych opartych na MOSFET , chociaż bramki metalowe ( Al lub Cu ) zaczęły pojawiać się ponownie na początku XXI wieku w niektórych typach szybkich obwodów, takich jak wysokowydajne mikroprocesory.
MOSFETy są tranzystorami typu n w trybie wzmocnienia , ułożonymi w tak zwaną „sieć typu pull-down” (PDN) między wyjściem bramki logicznej a ujemnym napięciem zasilania (zazwyczaj uziemieniem). Podciągnąć (czyli „load”, które mogą być traktowane jako rezystor, patrz poniżej) jest umieszczone pomiędzy dodatnim napięciem i każdego wyjścia bramek logicznych. Dowolna bramka logiczna , w tym falownik logiczny , może być następnie zaimplementowana poprzez zaprojektowanie sieci obwodów równoległych i/lub szeregowych, tak że jeśli pożądany wynik dla pewnej kombinacji wartości logicznych wynosi zero (lub fałsz ), PDN będzie aktywny, co oznacza, że co najmniej jeden tranzystor zapewnia ścieżkę prądową między ujemnym zasilaniem a wyjściem. Powoduje to spadek napięcia na obciążeniu, a tym samym niskie napięcie na wyjściu, reprezentujące zero .
Jako przykład, oto bramka NOR zaimplementowana w schematycznym NMOS. Jeśli wejście A lub wejście B jest w stanie wysokim (logiczne 1, = Prawda), odpowiedni tranzystor MOS działa jako bardzo niska rezystancja między wyjściem a ujemnym zasilaniem, wymuszając niski stan wyjścia (logiczne 0, = Fałsz). Gdy oba tranzystory A i B są w stanie wysokim, oba tranzystory przewodzą, tworząc ścieżkę o jeszcze niższej rezystancji do uziemienia. Jedyny przypadek, w którym wyjście jest wysokie, to gdy oba tranzystory są wyłączone, co ma miejsce tylko wtedy, gdy zarówno A, jak i B są niskie, co spełnia tabelę prawdy bramki NOR:
ZA | b | NOR B |
---|---|---|
0 | 0 | 1 |
0 | 1 | 0 |
1 | 0 | 0 |
1 | 1 | 0 |
MOSFET może działać jako rezystor, więc cały obwód można wykonać tylko z n-kanałowych tranzystorów MOSFET. Obwody NMOS powoli przechodzą od niskiego do wysokiego. Przy przejściu z wysokiego na niski tranzystory zapewniają niską rezystancję, a ładunek pojemnościowy na wyjściu bardzo szybko się rozładowuje (podobnie do rozładowywania kondensatora przez bardzo niski rezystor). Ale rezystancja między wyjściem a dodatnią szyną zasilającą jest znacznie większa, więc przejście od niskiego do wysokiego trwa dłużej (podobnie jak ładowanie kondensatora przez rezystor o wysokiej wartości). Użycie rezystora o niższej wartości przyspieszy proces, ale także zwiększy rozpraszanie mocy statycznej. Jednak lepszym (i najczęstszym) sposobem przyspieszenia bramek jest użycie jako obciążenia tranzystorów w trybie zubożenia zamiast tranzystorów w trybie wzmocnionym . Nazywa się to logiką zubożającą NMOS .
Przez wiele lat obwody NMOS były znacznie szybsze niż porównywalne obwody PMOS i CMOS , które musiały używać znacznie wolniejszych tranzystorów z kanałem p. Łatwiej było też wyprodukować NMOS niż CMOS, ponieważ ten ostatni musi zaimplementować tranzystory z kanałem p w specjalnych n-studzienkach na p-podłożu. Główną wadą NMOS (i większości innych rodzin logicznych ) jest to, że prąd stały musi przepływać przez bramkę logiczną, nawet gdy wyjście jest w stanie ustalonym (niski w przypadku NMOS). Oznacza to statyczne rozpraszanie mocy , tj. pobór mocy nawet wtedy, gdy obwód nie jest przełączany. Podobna sytuacja ma miejsce w nowoczesnych, szybkich obwodach CMOS o dużej gęstości (mikroprocesory itp.), które również mają znaczny pobór prądu statycznego, chociaż jest to spowodowane wyciekiem, a nie polaryzacją. Jednak starsze i/lub wolniejsze statyczne obwody CMOS używane w układach ASIC , SRAM itp. mają zazwyczaj bardzo niski statyczny pobór mocy.
Dodatkowo, podobnie jak w DTL , TTL , ECL , itp., asymetryczne poziomy logiki wejściowej sprawiają, że układy NMOS i PMOS są bardziej podatne na zakłócenia niż CMOS. Te wady powodują, że logika CMOS wyparła teraz większość tego typu w większości szybkich układów cyfrowych, takich jak mikroprocesory (pomimo faktu, że CMOS był pierwotnie bardzo powolny w porównaniu do bramek logicznych zbudowanych z tranzystorów bipolarnych ).
Historia
MOSFET został wynaleziony przez egipskiego inżyniera Mohamed M. Atalla i koreański inżynier Dawon Kahng w Bell Labs w 1959 roku, a w 1960 roku wykazały one sfabrykowane obu urządzeń PMOS i NMOS z 20 procesu um . Jednak urządzenia NMOS były niepraktyczne, a tylko urządzenia typu PMOS były urządzeniami praktycznymi.
W 1965 roku Chih-Tang Sah , Otto Leistiko i AS Grove z Fairchild Semiconductor wyprodukowali kilka urządzeń NMOS o długościach kanałów od 8 µm do 65 µm. Dale L. Critchlow i Robert H. Dennard z IBM również wyprodukowali urządzenia NMOS w latach 60. XX wieku. Pierwszym produktem IBM NMOS był układ pamięci z 1 kb danych i czasem dostępu 50–100 ns , który we wczesnych latach 70. wszedł do produkcji na dużą skalę. Doprowadziło to do tego, że pamięć półprzewodnikowa MOS zastąpiła wcześniejsze technologie pamięci bipolarnej i z rdzeniem ferrytowym w latach 70. XX wieku.
Te najwcześniejsze mikroprocesory w roku 1970 były procesory PMO, które początkowo dominowały wczesne mikroprocesora branżę. W roku 1973, NEC „s μCOM-4 był wczesnym NMOS mikroprocesor, wytwarzane przez NEC LSI zespół, składający się z pięciu naukowców kierowany przez Sohichi Suzuki. Pod koniec lat 70. mikroprocesory NMOS wyprzedziły procesory PMOS. Mikroprocesory CMOS zostały wprowadzone w 1975 roku. Jednak procesory CMOS nie stały się dominujące aż do lat 80. XX wieku.
CMOS był początkowo wolniejszy niż logika NMOS, dlatego NMOS był szerzej stosowany w komputerach w latach 70. XX wieku. Układ pamięci Intel 5101 (1 kb SRAM ) CMOS (1974) miał czas dostępu 800 ns , podczas gdy najszybszy układ NMOS w tym czasie, układ pamięci Intel 2147 (4 kb SRAM) HMOS (1976), miał czas dostępu 55/70 ns. W 1978 roku zespół badawczy Hitachi kierowany przez Toshiaki Masuharę wprowadził dwudołkowy proces Hi-CMOS, z chipem pamięci HM6147 (4 kb SRAM), wyprodukowanym w procesie 3 µm . Chip Hitachi HM6147 był w stanie dorównać wydajnością ( dostępu 55/70 ns) chipowi Intel 2147 HMOS, podczas gdy HM6147 zużywał znacznie mniej energii (15 mA ) niż 2147 (110 mA). Przy porównywalnej wydajności i znacznie mniejszym zużyciu energii proces CMOS z dwoma dołkami ostatecznie wyprzedził NMOS jako najpopularniejszy proces produkcji półprzewodników w komputerach w latach 80. XX wieku.
W latach 80. mikroprocesory CMOS wyprzedziły mikroprocesory NMOS.
Zobacz też
- Logika PMOS
- Logika NMOS z obciążeniem zubożającym (w tym procesy zwane HMOS (high density, short channel MOS), HMOS-II, HMOS-III, itp. Rodzina wysokowydajnych procesów produkcyjnych układów logicznych NMOS z zubożonym obciążeniem, która została opracowana przez firmę Intel w od końca lat 70. XX w. Kilka procesów wytwarzania CMOS , takich jak CHMOS , CHMOS-II, CHMOS-III itp., wywodzi się bezpośrednio z tych procesów NMOS.
Bibliografia
Linki zewnętrzne
- Multimedia związane z MOS na Wikimedia Commons